Repository logo
    menu.section.about_menu
    All of DSpace
  • English
  • Español
  • Português
  • Log In
    New user? Click here to register.Have you forgotten your password?
  1. Home
  2. Browse by Author

Browsing by Author "Gutierrez Teutle, Martin"

Now showing 1 - 1 of 1
Results Per Page
Sort Options
  • Tesis de licenciatura
    Control difuso de un sistema de frenos ABS
    (Benemérita Universidad Autónoma de Puebla, 2005) Gutierrez Teutle, Martin; Diaz Mendez, Alejandro Diaz Mendez; Cid Monjaraz, Jaime
    "En este trabajo se desarrolla la implementación de un Controlador Lógico Difuso (FLC) en un FPGA. EI modelo implementado un Modelo Difuso de Frenos Anti-Bloqueo (ABS). Este modelo es adaptado a un Algoritmo, que trabaja en una arquitectura PIPELINE empleando 12 pulsos de reloj. EI FPGA trabaja con un reloj de 50Mhz., por lo que el FLC trabaja a 4MFIPS o 16MFRPS incluyendo el defuzzificador. El Modelo Difuso es simulado en el software Simulink, y los resultados obtenidos del FPGA son graficados y comparados con las graficas obtenidas de MatLab. Este trabajo es la continuación de una linca de investigación desarrollada por el Dr. José Alejandro Diaz Méndez y su equipo de trabajo del Instituto Nacional de Astrofisica Óptica y Electrónica en el área automotriz en este caso el sistema de frenos ABS [7]. La misión fundamental del Sistema de Frenos ABS es evitar el bloqueo de los neumáticos durante el proceso de frenado regulando la presión en ellos y obteniendo el mejor coeficiente de fricción, ya que si alguna de las ruedas se bloquca, se pierde el control del vehículo [7]. Actualmente, el Sistema de Frenos ABS es un equipo estándar en muchos automóviles. La estrategia de implementación del Controlador Lógico Difuso del Sistema de Frenos ABS en un campo reconfigurable de arreglos de compuertas FPGA, propone que el FLC sea dividido temporalmente en varios módulos funcionales independientes. Para el desarrollo de este trabajo se usa software y hardware de la compañía Xilinx en cuanto al software se usa el entorno ""ISE"" y en cuanto al hardware se usa una tarjeta ""Spartan 3"" con un FPGA XC3S200-FT256."
logo_buap
social networkssocial networkssocial networkssocial networkssocial networks

Benemérita Universidad Autónoma de Puebla

4 sur 104 Centro Histórico C.P. 72000

Teléfono +52(222) 2295500 ext. 5013

Dirección General de Bibliotecas

Boulevard Valsequillo y Av. de las Torres

Ciudad Universitaria. Col. San Manuel

C.P. 72570

Teléfono +52 (222) 2295500 Ext 2901

logo_buap Copyright © Dirección General de Bibliotecas - BUAP 2024. All right reserved.