Diseño de un sistema embebido en un FPGA para el análisis de señales electroencefalográficas empleadas en la identificación de patologías
| dc.audience | generalPublic | |
| dc.contributor | Morín Castillo, María Monserrat | |
| dc.contributor | Gutiérrez Arias, José E. Moisés | |
| dc.contributor | Ramírez Díaz, Héctor | |
| dc.contributor.advisor | Morín Castillo, María Monserrat; 0000-0002-9121-5917 | |
| dc.contributor.advisor | Gutiérrez Arias, José E. Moisés ; 0000-0002-8224-1099 | |
| dc.contributor.advisor | Ramírez Díaz, Héctor; 0000-0002-0592-2990 | |
| dc.contributor.author | Centeno Bautista, Manuel Alejandro | |
| dc.creator | Manuel Alejandro; 0000-0002-0945-9542 | |
| dc.date.accessioned | 2025-11-07T21:08:39Z | |
| dc.date.available | 2025-11-07T21:08:39Z | |
| dc.date.issued | 2019-08 | |
| dc.description.abstract | "En el presente trabajo se realizó la implementación en un FPGA de un algoritmo de identificación de fuentes electroencefalográficas, presente en la literatura. Este algoritmo parte de mediciones realizadas en el cuero cabelludo mediante electroencefalografía y recrea la fuente que origina estas mediciones, bajo la suposición que la fuente se genera en la corteza cerebral. La implementación fue realizada en la tarjeta Basys 3 de Digilent que cuenta con un FPGA Artix-7 Para llevar a cabo la implementación del algoritmo y que este pudiera ser ejecutado en el FPGA con datos reales o sintéticos, se diseñaron módulos en VHDL para ayudar con la implementación. Dentro de estos se incluyen los módulos de comunicación serial y la creación de la RAM junto con el control de lectura y escritura de la memoria. Además de estos módulos, se diseñaron y probaron diferentes filtros FIR para que los datos que se emplearan en el algoritmo no presentaran datos no deseados o artefactos, debidos a diferentes causas. Al final se emplea un filtro FIR pasa bajas para eliminar artefactos musculares". | |
| dc.folio | 550419T | |
| dc.format | ||
| dc.identificator | 7 | |
| dc.identifier.uri | https://hdl.handle.net/20.500.12371/30280 | |
| dc.language.iso | spa | |
| dc.publisher | Benemérita Universidad Autónoma de Puebla | |
| dc.rights.acces | openAccess | |
| dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0 | |
| dc.subject.classification | INGENIERÍA Y TECNOLOGÍA | |
| dc.subject.lcc | Ingeniería eléctrica--Electrónica--Aplicaciones de la electrónica--Ingeniería informática--Componentes especiales y equipos auxiliares--Sistemas informáticos embebidos | |
| dc.subject.lcc | Ingeniería eléctrica--Electrónica--Aplicaciones de la electrónica--Ingeniería informática--Componentes especiales y equipos auxiliares--Matriz de puerta programable en campo | |
| dc.subject.lcc | Sistemas informáticos embebidos--Diseño y construcción | |
| dc.subject.lcc | Electroencefalografía--Procesamiento de dato | |
| dc.subject.lcc | Procesamiento electrónico de datos | |
| dc.thesis.career | Maestría en Ciencias de la Electrónica | |
| dc.thesis.degreediscipline | Área de Ingeniería y Ciencias Exactas | |
| dc.thesis.degreegrantor | Facultad de Ciencias de la Electrónica | |
| dc.thesis.degreetoobtain | Maestro (a) en Ciencias de la Electrónica, opción automatización | |
| dc.title | Diseño de un sistema embebido en un FPGA para el análisis de señales electroencefalográficas empleadas en la identificación de patologías | |
| dc.type | Tesis de maestría | |
| dc.type.conacyt | masterThesis | |
| dc.type.degree | Maestría |
Files
Original bundle
1 - 1 of 1