Sincronización de dos sistemas caóticos de orden fraccionario en hardware embebido analógico
dc.audience | generalPublic | es_MX |
dc.contributor | Muñoz Pacheco, Jesús Manuel | |
dc.contributor | Gómez Pavón, Luz Del Carmen | |
dc.contributor.advisor | Muñoz Pacheco, Jesús Manuel; 48346 | |
dc.contributor.advisor | GOMEZ PAVON, LUZ DEL CARMEN; 25488 | |
dc.contributor.author | Reyes Coeto, Eduardo | |
dc.date.accessioned | 2021-12-01T22:09:40Z | |
dc.date.available | 2021-12-01T22:09:40Z | |
dc.date.issued | 2019-06 | |
dc.description.abstract | “En este trabajo de tesis se presenta la implementación de un sistema de sincronización entre dos osciladores caóticos de Lü de orden fraccionario mediante la forma maestro-seguidor utilizando matrices analógicas programables por campo (FPAA, por sus siglas en inglés), ambos osciladores caóticos incorporan en su diseño integradores de orden fraccionario. El diseño tanto de los integradores de orden fraccionario como los osciladores caóticos se realizan a través de un software de diseño que se encarga de sintetizar mediante módulos analógicos configurables (CAM, por sus siglas en inglés) el diseño implementado en su interfaz en una configuración que pueda adoptar el FPAA. Se describe el diseño y procedimiento realizado para implementar un integrador de orden fraccionario en FPAA utilizando el CAM ltrobilineal, esta implementación presenta ciertas limitaciones por lo que posteriormente se describe una segunda implementación utilizando ltro pasa bajas y pasa altas. El integrador de orden fraccionario implementado presenta un pequeño error con respecto al comportamiento esperado por lo que se le realiza un ajuste para compensar el error y optimizar el diseño”. | es_MX |
dc.folio | 394719TL | es_MX |
dc.format | es_MX | |
dc.identificator | 7 | es_MX |
dc.identifier.uri | https://hdl.handle.net/20.500.12371/15329 | |
dc.language.iso | spa | es_MX |
dc.matricula.creator | 201230233 | es_MX |
dc.rights.acces | openAccess | es_MX |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0 | es_MX |
dc.subject.classification | INGENIERÍA Y TECNOLOGÍA | es_MX |
dc.subject.lcc | Electrónica | es_MX |
dc.subject.lcc | Microprocesadores | es_MX |
dc.subject.lcc | Programación | es_MX |
dc.subject.lcc | Optimización | es_MX |
dc.thesis.career | Licenciatura en Ciencias de la Electrónica (aparece lic. en electrónica) | es_MX |
dc.thesis.degreediscipline | Área de Ingeniería y Ciencias Exactas | es_MX |
dc.thesis.degreegrantor | Facultad de Ciencias de la Electrónica | es_MX |
dc.thesis.degreetoobtain | Licenciado (a) en Electrónica | es_MX |
dc.title | Sincronización de dos sistemas caóticos de orden fraccionario en hardware embebido analógico | es_MX |
dc.type | Tesis de licenciatura | es_MX |
dc.type.conacyt | bachelorThesis | es_MX |
dc.type.degree | Licenciatura | es_MX |