Diseño e implementación de una tarjeta con FPGA RAM y ROM externas
dc.audience | generalPublic | es_MX |
dc.contributor | Vergara Limón, Sergio | |
dc.contributor | Vargas Treviño, María Aurora Diozcora | |
dc.contributor | Reyes Cortés, José Fernando | |
dc.contributor.advisor | VERGARA LIMON, SERGIO; 22133 | |
dc.contributor.advisor | VARGAS TREVIÑO, MARIA AURORA DIOZCORA; 22132 | |
dc.contributor.advisor | REYES CORTES, JOSE FERNANDO; 10830 | |
dc.contributor.author | Zepeda Arce, Geovanni | |
dc.creator | ZEPEDA ARCE, GEOVANNI; 700598 | |
dc.date.accessioned | 2020-09-22T15:32:33Z | |
dc.date.available | 2020-09-22T15:32:33Z | |
dc.date.issued | 2018-01 | |
dc.description.abstract | "El empleo de FPGAs (Field Programmable Gate Array) tiene ciertas ventajas, entre ellas la flexibilidad que se obtiene al desarrollar un prototipo. Un microprocesador o microcontrolador comercial tiene ciertas funciones que no pueden ser modificadas. En cambio, un FPGA puede ser reprogramado en poco tiempo con las funciones específicas que requiere un proyecto. En este trabajo se presenta el diseño e implementación de un microprocesador RISC (Reduced Instrucction Set Computer) de 32 bits destinado al control y automatización de sistemas. Las características principales del microprocesador son: una arquitectura Harvard y un conjunto de 16 instrucciones las cuales incluyen operaciones aritméticas con punto flotante (suma, resta, multiplicación y división), transferencia de datos, saltos condicionales y salto incondicional. Para la implementación de las instrucciones se diseñan los módulos: decodificador de instrucciones y Unidad Aritmética de Punto Flotante (ULA). El diseño de cada elemento se desarrolla en el lenguaje de descripción de hardware de Altera (AHDL). Para la instrumentación del sistema se diseña una tarjeta electrónica que tiene como base un FPGA Cyclone IV, una memoria RAM, una ROM y un módulo de interfaz inalámbrica Wi-Fi". | es_MX |
dc.folio | 51718T | es_MX |
dc.identificator | 7 | es_MX |
dc.identifier.uri | https://hdl.handle.net/20.500.12371/7925 | |
dc.language.iso | spa | es_MX |
dc.matricula.creator | 215471019 | es_MX |
dc.publisher | Benemérita Universidad Autónoma de Puebla | es_MX |
dc.rights.acces | openAccess | es_MX |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/4.0 | es_MX |
dc.subject.classification | INGENIERÍA Y TECNOLOGÍA | es_MX |
dc.subject.dbgunam | Microprocesadores--Programación | es_MX |
dc.subject.lcc | Sistemas embebidos--Investigación | es_MX |
dc.subject.lcc | Microprocesadores--Diseño y construcción | es_MX |
dc.subject.lcc | Microprocesadores RISC | es_MX |
dc.subject.lcc | Circuitos de arreglo de compuertas | es_MX |
dc.subject.lcc | Arreglos de compuertas de campos programables--Diseño y construcción | es_MX |
dc.thesis.career | Maestría en Ciencias de la Electrónica | es_MX |
dc.thesis.degreediscipline | Área de Ingeniería y Ciencias Exactas | es_MX |
dc.thesis.degreegrantor | Facultad de Ciencias de la Electrónica | es_MX |
dc.thesis.degreetoobtain | Maestro (a) en Ciencias de la Electrónica, opción automatización | es_MX |
dc.title | Diseño e implementación de una tarjeta con FPGA RAM y ROM externas | es_MX |
dc.type | Tesis de maestría | es_MX |
dc.type.conacyt | masterThesis | es_MX |
dc.type.degree | Maestría | es_MX |
Files
Original bundle
1 - 1 of 1
- Name:
- 51718T.pdf
- Size:
- 7.62 MB
- Format:
- Adobe Portable Document Format
License bundle
1 - 1 of 1
- Name:
- license.txt
- Size:
- 1.71 KB
- Format:
- Item-specific license agreed upon to submission
- Description: