Generación semiautomática de layouts para circuitos analógicos CMOS
| dc.audience | generalPublic | |
| dc.contributor.author | Reyes Hernández, Sergio | |
| dc.coverage.place | Tesiteca tercer nivel biblioteca central | |
| dc.date.accessioned | 2026-06-19T20:14:13Z | |
| dc.date.available | 2026-06-19T20:14:13Z | |
| dc.date.issued | 1994 | |
| dc.description.abstract | Introducción: "Esta tesis profesional, titulada "Generación Semiautomática de Layouts para Circuitos Analógicos CMOS", fue presentada por Sergio Reyes Hernández ante la Benemérita Universidad Autónoma de Puebla (BUAP) en el año 1994 para obtener el título de Licenciado en Electrónica. El trabajo examina de manera analítica los procesos avanzados de diseño físico y fabricación de circuitos integrados que albergan estructuras complejas en un solo chip, tales como filtros, multiplicadores y moduladores. La investigación argumenta que, si bien el escalamiento tecnológico permite integrar un mayor número de funciones lógicas, esto trae como consecuencia directa un incremento crítico en la complejidad del proceso de diseño. El autor destaca que la etapa más compleja del desarrollo no radica en la descripción funcional o la simulación conceptual, sino en el traslado de dichas especificaciones lógicas hacia un conjunto de figuras geométricas bidimensionales dibujadas en un mismo plano, conocido formalmente como Layout. El documento explora cómo los métodos de traducción humana tradicionales, basados en papel y lápiz o editores gráficos manuales, resultan sumamente tediosos, costosos y propensos a errores. Concluye que la implementación de herramientas asistidas por computadora para la automatización y generación semiautomática de mascarillas analógicas CMOS es indispensable para optimizar los tiempos de corrida de fabricación, reduciendo la presencia de fallas geométricas y asegurando el cumplimiento estricto de los parámetros eléctricos y físicos del silicio". | |
| dc.identifier.bibrecord | LELE1994 R4 G4 | |
| dc.identifier.uri | https://hdl.handle.net/20.500.12371/33062 | |
| dc.language.iso | spa | |
| dc.publisher | Benemérita Universidad Autónoma de Puebla | |
| dc.rights.acces | restrictedAccess | |
| dc.subject.lcc | Electrónica--Ingeniería nuclear--Electrónica--Aparatos y materiales--Embalaje electrónico--Embalaje a escala de chips | |
| dc.subject.lcc | Respuesta en Frecuencia--Comportamiento Eléctrico--Circuitos de Filtrado--Análisis de Redes | |
| dc.subject.lcc | Análisis de confiabilidad--Reporte de errores--Métricas de Rendimiento--Validación final | |
| dc.thesis.career | Licenciatura en Ciencias de la Electrónica (aparece lic. en electrónica) | |
| dc.thesis.degreediscipline | Área de Ingeniería y Ciencias Exactas | |
| dc.thesis.degreegrantor | Facultad de Ciencias Físico Matemáticas | |
| dc.thesis.degreetoobtain | Licenciado (a) en Electrónica | |
| dc.title | Generación semiautomática de layouts para circuitos analógicos CMOS | |
| dc.type | Tesis de licenciatura | |
| dc.type.degree | Licenciatura |