Arquitectura FPGA para adquisición y desplegado de múltiples modos de imagen digital

dc.audiencegeneralPublic
dc.contributor.advisorRodríguez Palacios, Eduardo
dc.contributor.advisorÁlvarez González, Ricardo
dc.contributor.authorVázquez Lujano, Isaac
dc.coverage.placeTesiteca, Biblioteca Central 3er. piso
dc.date.accessioned2026-09-30T16:11:40Z
dc.date.available2026-09-30T16:11:40Z
dc.date.issued2005
dc.description.abstract"Los FPGA constituyen una herramienta relevante para el diseño e implementación rápida de sistemas digitales. En este trabajo se emplea un FPGA y un lenguaje de descripción de hardware (HDL) para desarrollar un sistema capaz de adquirir imágenes digitales mediante un sensor CMOS y desplegarlas en un monitor a través de una interfaz VGA, permitiendo configurar el tamaño de la imagen y la velocidad de captura. El desarrollo comprende el estudio de los componentes utilizados, el diseño de la señalización VGA, la configuración del sensor CMOS y la integración de las arquitecturas implementadas. Su funcionamiento fue verificado mediante simulaciones y pruebas físicas, cuyos resultados permitieron validar el cumplimiento de los objetivos planteados."
dc.formatunknown
dc.identifier.bibrecordLELE2005V3A7
dc.identifier.urihttps://hdl.handle.net/20.500.12371/33895
dc.language.isospa
dc.publisherBenemérita Universidad Autónoma de Puebla
dc.rights.accesrestrictedAccess
dc.subject.lccSistemas digitales--FPGAs--Adquisición de imágenes digitales--Sensores CMOS--Interfaces VGA--Procesamiento de imágenes--Lenguajes de descripción de hardware (HDL)
dc.thesis.careerLicenciatura en Ciencias de la Electrónica (aparece lic. en electrónica)
dc.thesis.degreedisciplineÁrea de Ingeniería y Ciencias Exactas
dc.thesis.degreegrantorFacultad de Ciencias de la Electrónica
dc.thesis.degreetoobtainLicenciado (a) en Electrónica
dc.titleArquitectura FPGA para adquisición y desplegado de múltiples modos de imagen digital
dc.typeTesis de licenciatura
dc.type.degreeLicenciatura
Files