Circuitos de pruebas para la optimización del proceso de fabricación de circuitos integrados ECMOS-INAOE
Date
1992
Journal Title
Journal ISSN
Volume Title
Publisher
Benemérita Universidad Autónoma de Puebla
Abstract
Introducción: "Esta tesis profesional, presentada por Francisco Javier de la Hidalga Wade ante la BUAP en el año 1992, examina el diseño y la implementación de "Circuitos de Pruebas para la Optimización del Proceso de Fabricación de Circuitos Integrados ECMOS-INAOE". El trabajo argumenta que el desarrollo, caracterización y control del proceso de manufactura de semiconductores CMOS de compuerta de polisilicio requiere de herramientas de diagnóstico avanzadas y metodologías analíticas rigurosas.
El autor destaca que los Circuitos Integrados (CI) de Prueba son elementos estratégicos e indispensables, ya que proporcionan los parámetros eléctricos y físicos necesarios para el modelado de dispositivos y la simulación de circuitos que difícilmente se obtienen de los CIs producto. A través de un enfoque estructurado en nueve capítulos y apéndices técnicos, el documento explora desde la justificación teórica y las reglas de patrones geométricos (layout), hasta los métodos de medición y el análisis de fallas o confiabilidad. Concluye que la eficiencia y optimización de la microelectrónica moderna dependen de la capacidad de evaluar de forma precisa variables críticas como el rompimiento de dieléctricos, la movilidad de portadores y los tiempos de propagación para asegurar la competitividad tecnológica institucional".