Implementación embebida analógica de sistemas de orden fraccional variable

Simple item page
dc.audiencegeneralPublices_MX
dc.contributorMuñoz Pacheco, Jesús Manuel
dc.contributorGómez Pavón, Luz del Carmen
dc.contributor.advisorMuñoz Pacheco, Jesús Manuel; 48346
dc.contributor.advisorGOMEZ PAVON, LUZ DEL CARMEN; 25488
dc.contributor.authorReyes Coeto, Eduardo
dc.date.accessioned2023-06-12T16:15:13Z
dc.date.available2023-06-12T16:15:13Z
dc.date.issued2023-01
dc.description.abstract"El estudio de los operadores de orden fraccionario se ha profundizado y nuevas interrogantes han surgido, una de ellas es la posibilidad de que el orden fraccionario pueda variar continuamente. Esto ha dado origen a una nueva rama de las matemáticas, llamada cálculo de orden fraccionario variable, cuyas propiedades pueden convertirse en una herramienta de utilidad en diversas aplicaciones de ingeniería. En este trabajo se aborda la teoría del cálculo de orden fraccionario variable y se aterriza realizando la implementación de integradores de orden fraccionario variable con elementos analógicos. Una problemática presentada al utilizar elementos analógicos para validar estos operadores es que estos se encuentran susceptibles a alteraciones externas o los valores requeridos no se encuentran disponibles comercialmente. Para resolver esto se incorpora el uso de la tecnología de matrices analógicas programables en campo (F.P.A.A.), estos dispositivos son procesadores de señales analógicas basados en la tecnología de capacitorconmutado capaces de ser reconfigurados eléctricamente en tiempo real. Los integradores de orden variable desarrollados son caracterizados tanto en su respuesta transitoria como en frecuencia y como etapa final se incorporan a un sistema caótico, lo que nos permite validar su funcionamiento y estudiar el fenómeno ante el cambio continuo del orden fraccionario".es_MX
dc.folio20230123102012-5828-Tes_MX
dc.formatpdfes_MX
dc.identificator7es_MX
dc.identifier.urihttps://hdl.handle.net/20.500.12371/18570
dc.language.isospaes_MX
dc.matricula.creator220470398es_MX
dc.publisherBenemérita Universidad Autónoma de Pueblaes_MX
dc.rights.accesopenAccesses_MX
dc.rights.urihttp://creativecommons.org/licenses/by-nc-nd/4.0es_MX
dc.subject.classificationINGENIERÍA Y TECNOLOGÍAes_MX
dc.subject.lccCálculo fraccionales_MX
dc.subject.lccNúmeros complejoses_MX
dc.subject.lccEcuaciones diferencialeses_MX
dc.subject.lccOperadores diferencialeses_MX
dc.thesis.careerMaestría en Ingeniería Electrónicaes_MX
dc.thesis.degreedisciplineÁrea de Ingeniería y Ciencias Exactases_MX
dc.thesis.degreegrantorFacultad de Ciencias de la Electrónicaes_MX
dc.thesis.degreetoobtainMaestro (a) en Ingeniería Electrónica, opción instrumentación Electrónicaes_MX
dc.titleImplementación embebida analógica de sistemas de orden fraccional variablees_MX
dc.typeTesis de maestríaes_MX
dc.type.conacytmasterThesises_MX
dc.type.degreeMaestríaes_MX
Files
Original bundle
Now showing 1 - 2 of 2
Thumbnail Image
Name:
20230123102012-5828-T.pdf
Size:
7.92 MB
Format:
Adobe Portable Document Format
Description:
Download
Name:
20230123102012-5828-CARTA.pdf
Size:
299.67 KB
Format:
Adobe Portable Document Format
Description:
License bundle
Now showing 1 - 1 of 1
Name:
license.txt
Size:
1.71 KB
Format:
Item-specific license agreed upon to submission
Description:
Download
Collections
Tesis de Maestría